中古品:
¥1,447 税込
無料配送 6月12日-13日にお届け
詳細を見る
または 最も早い配送 明日 6月11日にお届け(2 時間 46 分以内にご注文の場合)
詳細を見る
コンディション: 中古商品: 良い
コメント: 【通常配送送料無料】【30日間返品保証有り】【お急ぎ便&お届け日時指定便対応可】【適格請求書発行可能】書き込みありません。古本のため多少の使用感やスレ・キズ・傷みなどあることもございますが全体的に概ね良好な状態です。水濡れ防止梱包の上、迅速丁寧に発送させていただきます。【当社は適格請求書発行事業者です。ご注文後にご注文履歴から適格請求書をダウンロードしていただけます】≪30日間返品保証:商品状態に当商品コメントと相違する点があった場合は到着後30日間、返品・返金を承ります≫【通常配送の配送料は無料です】≪お届け日時指定便は、最短でご注文日の翌日以降からご都合の良い到着日時を指定してご注文頂けます≫【マケプレお急ぎ便は、速達扱いの配送方法で、発送翌日(北海道・沖縄県は発送翌々日)に到着するように発送し、最短でご注文日の翌日に到着します】≪お届け日時指定便とマケプレお急ぎ便は、時期による物量、天候状況、配送地域等によってはご利用頂けない場合がございます≫
Kindleアプリのロゴ画像

無料のKindleアプリをダウンロードして、スマートフォン、タブレット、またはコンピューターで今すぐKindle本を読むことができます。Kindleデバイスは必要ありません

ウェブ版Kindleなら、お使いのブラウザですぐにお読みいただけます。

携帯電話のカメラを使用する - 以下のコードをスキャンし、Kindleアプリをダウンロードしてください。

KindleアプリをダウンロードするためのQRコード

著者をフォローする

何か問題が発生しました。後で再度リクエストしてください。

Verilog HDL論理合成入門: RTL記述&ネットリストのリファレンス (DESIGN WAVE BOOKS) 単行本 – 2001/4/1

3.3 5つ星のうち3.3 4個の評価

商品の説明

著者からのコメント

ラッチ回路生成の原理原則説明は経験者にも有用 意図しない余分なラッチ回路が論理合成で生成されてしまうことがあります。この余分な回路を取るためにいちいち合成時のログを毎回確認するのは、本末転倒でしょう。はじめから、原理原則を理解していれば、手間を激減させることができます。本書では、この原理原則をたくさんの例で示し、わかりやすく解説しています。

内容(「MARC」データベースより)

論理合成可能なVerilog HDLモデルについて、言語構文、論理合成設計技術、ゲート等価回路例などについて、学生や現場の論理回路設計者に、Verilog HDL合成に関するよく組織化された情報を紹介する。

登録情報

  • 出版社 ‏ : ‎ CQ出版 (2001/4/1)
  • 発売日 ‏ : ‎ 2001/4/1
  • 言語 ‏ : ‎ 日本語
  • 単行本 ‏ : ‎ 203ページ
  • ISBN-10 ‏ : ‎ 4789833542
  • ISBN-13 ‏ : ‎ 978-4789833547
  • カスタマーレビュー:
    3.3 5つ星のうち3.3 4個の評価

著者について

著者をフォローして、新作のアップデートや改善されたおすすめを入手してください。

カスタマーレビュー

星5つ中3.3つ
5つのうち3.3つ
全体的な星の数と星別のパーセンテージの内訳を計算するにあたり、単純平均は使用されていません。当システムでは、レビューがどの程度新しいか、レビュー担当者がAmazonで購入したかどうかなど、特定の要素をより重視しています。 詳細はこちら
4グローバルレーティング

この商品をレビュー

他のお客様にも意見を伝えましょう

上位レビュー、対象国: 日本

2008年6月24日に日本でレビュー済み
4人のお客様がこれが役に立ったと考えています
レポート
2001年10月28日に日本でレビュー済み
8人のお客様がこれが役に立ったと考えています
レポート