Verilogの本で、どう動作するかに説明が偏っている場合がある。
Verilogで書いたものが、どう論理合成され、どう検証するとよいかまで書いてあると仕事で使う上で分かりやすい。
本書は、どう論理合成されるかを詳しく書かれているし、検証についても一部記載があるので、Verilogで仕事をする人には役立つものと思われる。
無料のKindleアプリをダウンロードして、スマートフォン、タブレット、またはコンピューターで今すぐKindle本を読むことができます。Kindleデバイスは必要ありません。
ウェブ版Kindleなら、お使いのブラウザですぐにお読みいただけます。
携帯電話のカメラを使用する - 以下のコードをスキャンし、Kindleアプリをダウンロードしてください。
Verilog HDL論理合成入門: RTL記述&ネットリストのリファレンス (DESIGN WAVE BOOKS) 単行本 – 2001/4/1
Jayaram Bhasker
(著),
佐々木 尚
(翻訳)
- 本の長さ203ページ
- 言語日本語
- 出版社CQ出版
- 発売日2001/4/1
- ISBN-104789833542
- ISBN-13978-4789833547
この商品をチェックした人はこんな商品もチェックしています
ページ 1 以下のうち 1 最初から観るページ 1 以下のうち 1
商品の説明
著者からのコメント
ラッチ回路生成の原理原則説明は経験者にも有用 意図しない余分なラッチ回路が論理合成で生成されてしまうことがあります。この余分な回路を取るためにいちいち合成時のログを毎回確認するのは、本末転倒でしょう。はじめから、原理原則を理解していれば、手間を激減させることができます。本書では、この原理原則をたくさんの例で示し、わかりやすく解説しています。
内容(「MARC」データベースより)
論理合成可能なVerilog HDLモデルについて、言語構文、論理合成設計技術、ゲート等価回路例などについて、学生や現場の論理回路設計者に、Verilog HDL合成に関するよく組織化された情報を紹介する。
登録情報
- 出版社 : CQ出版 (2001/4/1)
- 発売日 : 2001/4/1
- 言語 : 日本語
- 単行本 : 203ページ
- ISBN-10 : 4789833542
- ISBN-13 : 978-4789833547
- Amazon 売れ筋ランキング: - 972,861位本 (本の売れ筋ランキングを見る)
- - 18,113位電気・通信 (本)
- カスタマーレビュー:
著者について
著者をフォローして、新作のアップデートや改善されたおすすめを入手してください。
著者の本をもっと発見したり、よく似た著者を見つけたり、著者のブログを読んだりしましょう
著者の本をもっと発見したり、よく似た著者を見つけたり、著者のブログを読んだりしましょう
カスタマーレビュー
星5つ中3.3つ
5つのうち3.3つ
全体的な星の数と星別のパーセンテージの内訳を計算するにあたり、単純平均は使用されていません。当システムでは、レビューがどの程度新しいか、レビュー担当者がAmazonで購入したかどうかなど、特定の要素をより重視しています。 詳細はこちら
4グローバルレーティング
虚偽のレビューは一切容認しません
私たちの目標は、すべてのレビューを信頼性の高い、有益なものにすることです。だからこそ、私たちはテクノロジーと人間の調査員の両方を活用して、お客様が偽のレビューを見る前にブロックしています。 詳細はこちら
コミュニティガイドラインに違反するAmazonアカウントはブロックされます。また、レビューを購入した出品者をブロックし、そのようなレビューを投稿した当事者に対して法的措置を取ります。 報告方法について学ぶ
-
トップレビュー
上位レビュー、対象国: 日本
レビューのフィルタリング中に問題が発生しました。後でもう一度試してください。
2008年6月24日に日本でレビュー済み
2001年10月28日に日本でレビュー済み
論理合成と聞くと、何かとてつもなく難解であるような印象を受けるが、この著作は初心者でも気楽に読めるように、多くの分かりやすい例を用いて記述してあると思う。このような類いの本は、往々にして記載されている語彙の意味を理解するため、また再び別の本を必要とするものであるが、基本的な事柄に対して懇切丁寧に説明が加えてあるので、そのような余計な投資を必要としない。そのための特別な解説者をも必要とせず、一人で気楽に読み進むことが出来る本だと思う。しかも全体で200ページしかないということも読みやすさを倍増している。これから論理合成の何たるかというところから学習する研究者、技術者、学生などの読者には有難い本である。