本の構成は初めに
1テストベンチの基本構成:
クロックの記述、遅延の付け方、ブロッキング代入及びノンブロックキング代入の違い、
クロックエッジによるデータの設定、クロック周期に対する遅延時間の問題などテスト
ベンチを構成するのに必要な事が書かれています。
2システム・タスクとステートメント:
$display、$time、`timescale、`define、wait、repeatなど予約語のシステム・タスクが
それぞれ項目毎に紹介されています。他にも多くのシステム・タスクが紹介されています。
3task文を使ったテストベンチ(具体例でFIFOの検証をしています)
タスクを使ったread/write過程を紹介しています。もっと具体的に検証をみる為に本書では
FIFOを記述し、テストベンチを作って検証してます。
テストベンチの初心者にはとってもいいですが業務で既に記述をしている方には物足りないか
もしれません。ですがテストベンチを作るという的に絞ったこのコンセプトは他にない本書だけですのですごくいいと思います!
¥4,536¥4,536 税込
配送料 ¥350 6月14日-16日にお届け
発送元: ノースサプライ 販売者: ノースサプライ
¥4,536¥4,536 税込
配送料 ¥350 6月14日-16日にお届け
発送元: ノースサプライ
販売者: ノースサプライ
¥363¥363 税込
配送料 ¥350 6月2日-4日にお届け
発送元: ネットオフ 販売者: ネットオフ
¥363¥363 税込
配送料 ¥350 6月2日-4日にお届け
発送元: ネットオフ
販売者: ネットオフ
無料のKindleアプリをダウンロードして、スマートフォン、タブレット、またはコンピューターで今すぐKindle本を読むことができます。Kindleデバイスは必要ありません。
ウェブ版Kindleなら、お使いのブラウザですぐにお読みいただけます。
携帯電話のカメラを使用する - 以下のコードをスキャンし、Kindleアプリをダウンロードしてください。
Verilog-HDLによるテストベンチ: アサーション検証の効率化のために 単行本 – 2006/4/1
枝 均
(著)
{"desktop_buybox_group_1":[{"displayPrice":"¥4,536","priceAmount":4536.00,"currencySymbol":"¥","integerValue":"4,536","decimalSeparator":null,"fractionalValue":null,"symbolPosition":"left","hasSpace":false,"showFractionalPartIfEmpty":true,"offerListingId":"fzveglh25MCDCYdQXK2D4rPUefRXIEPZG8AYoM3aUqwXSl1RjElT7UidLQ6fwPPItknT0nheCPTTWsxjDM8NrR4Gm75sOrfhn8ETbondc8qh4Ul%2FfiGfMl0TMDJkoB%2B1rno5eL%2BqMGJeueRC3hL%2Ftj%2BU7amaMh74Ty3GqmP5I0Ye0Hha9l%2FB48XIP5UqEqSc","locale":"ja-JP","buyingOptionType":"NEW","aapiBuyingOptionIndex":0}, {"displayPrice":"¥363","priceAmount":363.00,"currencySymbol":"¥","integerValue":"363","decimalSeparator":null,"fractionalValue":null,"symbolPosition":"left","hasSpace":false,"showFractionalPartIfEmpty":true,"offerListingId":"fzveglh25MCDCYdQXK2D4rPUefRXIEPZcrBQXqSi6eKP3Vf4ObLHEFsVz1RsNYCUhbyGYbC4A6RSA8bgPmTb90QZEYS3qVYQSBy25KsTEZB4JZ4ZIxjYGZNZbdPU71WZuPR3r6nt8UW%2FEMcDmX1i%2B5Od42R9w%2BcX51g4stcAg4whp1pnFSE%2FxQ%3D%3D","locale":"ja-JP","buyingOptionType":"USED","aapiBuyingOptionIndex":1}]}
購入オプションとあわせ買い
- 本の長さ203ページ
- 言語日本語
- 出版社テクノプレス
- 発売日2006/4/1
- ISBN-104924998664
- ISBN-13978-4924998667
よく一緒に購入されている商品
対象商品: Verilog-HDLによるテストベンチ: アサーション検証の効率化のために
¥4,536¥4,536
6月 14 - 16 日にお届け
通常9~10日以内に発送します。
¥2,860¥2,860
最短で5月31日 金曜日のお届け予定です
残り3点(入荷予定あり)
総額:
当社の価格を見るには、これら商品をカートに追加してください。
ポイントの合計:
pt
もう一度お試しください
追加されました
一緒に購入する商品を選択してください。
登録情報
- 出版社 : テクノプレス (2006/4/1)
- 発売日 : 2006/4/1
- 言語 : 日本語
- 単行本 : 203ページ
- ISBN-10 : 4924998664
- ISBN-13 : 978-4924998667
- Amazon 売れ筋ランキング: - 1,283,786位本 (本の売れ筋ランキングを見る)
- - 19,361位電気・通信 (本)
- カスタマーレビュー:
-
トップレビュー
上位レビュー、対象国: 日本
レビューのフィルタリング中に問題が発生しました。後でもう一度試してください。
2006年12月23日に日本でレビュー済み
Amazonで購入
2009年7月20日に日本でレビュー済み
Amazonで購入
そもそも、Verilog-HDLと表記しているあたりにあやしさがある。
正しくは、ハイフンのない Verilog HDL です。
副題の”アサーション検証の効率化のために"につられて買ってしまったが、
内容は非常に初歩的な事しか書いておらず、アサーションに触れているのはほんの数ページである。
おまけに全体の約1/3は付録という内容の無さ。
2006年に書かれた本のはずだが、まるで十年前に書かれた内容に感じる。
著者はシノプシス->メンターと渡り歩いた華麗な経歴をお持ちのようだが、
十年間進歩がとまっているのではないか。
星0にしたいが、1以下がないので1です。
正しくは、ハイフンのない Verilog HDL です。
副題の”アサーション検証の効率化のために"につられて買ってしまったが、
内容は非常に初歩的な事しか書いておらず、アサーションに触れているのはほんの数ページである。
おまけに全体の約1/3は付録という内容の無さ。
2006年に書かれた本のはずだが、まるで十年前に書かれた内容に感じる。
著者はシノプシス->メンターと渡り歩いた華麗な経歴をお持ちのようだが、
十年間進歩がとまっているのではないか。
星0にしたいが、1以下がないので1です。
2006年9月26日に日本でレビュー済み
Amazonで購入
そもそもVerilogは、assgn文、always文、case文さえ覚えれば回路を書く事ができますが、この本はその先、言わば検証環境構築をするのに参考となる記述が書いてあります。この本があればスマートな検証環境を作る事ができます。Verilogの基本的な内容は”入門Verilog HDL記述―ハードウェア記述言語の速習&実践”にまかせましょう。