プロセスルールと物理設計
【後藤弘茂のWeekly海外ニュース】 NVIDIAのGeForce GTX 580に隠された設計上の秘密
ゴトゥーさんの記事がわかりやすく面白かったのでご紹介。
今回のnVIDIA GTX580がどのようにして歩留まり向上とクロックアップを行ったかがよくわかります。
今回の記事でもっとも驚いたのがその配線の多さですか。
下はプロセスルールが小さくなっていくにしたがって増えていった配線の長さですが・・・・
130nmの時は１cm角平均が300mだったのが40nmでは1500mもあるんですね！！
１cm角に配線が1.5km・・・・
どんな配線なんだｗｗ と思ってしまいました。
また、viaも相当すごくトータル１cm角あたり14億個・・・・ウーン
なんかGPUの物理設計ってCADのマシン自体もスーパーコンピューターが必要なのかも
（すいません現場しらないもので）
さて、今回の記事では、
?歩留まり向上
今までの物理設計だと、viaがひとつ必要なところを２つにして冗長性をもたせていたが、ここ40nmルールになってから、２つ設けるスペースがなくなったため信頼性が低くなり死んでしまう回路が増えた。
という理由から、
だったら、viaを使う設計をなるべくやめて、回路の配置をやり直した。
ということみたいです。
信号線をなるべく同じレイアにもってくればviaがつぶれる脅威から逃れられるってことみたいですね。
設計者の苦労が伺えます
?クロックアップ向上
クロックアップできないのは単位面積あたりの消費電力が上限になっていた。スピードに問題のないトランジスタをかなり使っていたが、スピードが速いほどリーク電流が大きいので全体の消費電力が上がっていた。
という理由から、
クリティカルな部分を除いて、可能な限り遅いトランジスタに置き換えた。ことによりリーク電流が減って電力に余裕ができたため、クロックをあげた
ということですね。
ということは、消費電力さえもっと落とすことができればクロックはまだまだあげられるってことですか。てかそれなら、コア減らしてクロックを極限まであげたほうが儲かるとおもうってのはド素人ですかそうですか。
いずれにしても今のフェルミベースのアーキテクチャを使う以上はコア数増やせば、クロックあげればまだまだ性能があがりそうです。
というわけで、こんな内容で大丈夫か？ ＞ 問題ない。一番いいのをくれ。
