Design Wave

背景 VScodeでHDLを楽に書きたいと思った。 Verilog-HDLではなく、SystemVerilogを使用する。 フォーマッター 巷のソフトウェア言語に比べ、HDLのフォーマッターは少ないが、 Chipsallianceがフォーマッターをリリースしているので、それを使用する。 Releases · chipsalliance/verible · GitHub 適当な場所に展開し、パスを通す。 コマンドプロンプトでパスが通ってることを確認 ModelSim 無料のHDLシミュレーターとしてiverilogがあるが、SystemVerilogの文法にどの程度対応しているのかわからないこと…