集積回路を装着するソケットの形状。 ZIFはZero Insertion Force(挿入するときに力が要らない)の略。 接点が少ない集積回路はソケットに押し込むように装着するがCPUのように接点が多い集積回路では均等に力がかからないため挿入時に接点を曲げたり折ったりしてしまうことがある。 ZIFソケットではソケットをレバーでオープンの状態にしておき、集積回路をそっと載せレバーを倒してクローズドの状態にする。これですべての接点の導通が得られる。
秋月のやつで試してみた。刺さるけど怪しいものは✖にした ピンソケット 丸ピンIC用ソケット ブレッドボード ピンヘッダ 〇 × 〇ボードを痛めるらしい ピンソケット(リード長15mm)の足 〇 × 〇たぶんボード痛める 細ピンヘッダ × 〇 〇 ICの足 × 〇 〇 丸ピンIC用ソケットの足 × 〇 〇 ZIFソケットの足 × × × ピンソケットの足 × × × 足はZIFや通常ピンソケットのような短足を除いて2種類あることがわかる。細ピンヘッダは丸ピンIC用ソケットと相性が良い(秋月サイトに「ブレッドボードやICソケットにぴったり刺さる」と書いてある)。
最後に残っていたパラレル拡張コネクタ20ピンをくっつけて実装部品がすべて完了しました。PPIのCS82C55Aがアクセス速度の問題かチップ自体の不良なのかよくわからないのですがときどき指定した通りの出力が出ずビット抜けすることがあるのでuPD71055-10に差し替えてあります 裏面です。今回は珍しくハード設計ミスが無くパタン修正、ジャンパは無しでいけました(グルーロジックのミスはCPLD修正で吸収できたので) 反省点としては ・やはりZIFソケットに干渉して四隅の取付孔の1つか使えないこととジャンパポストが実装できないこと ・Dsubコネクタの上側の取付孔がパタンや部品に近すぎて菊座金が使え…
仮置きでPLCCソケットを付けた状態でもZIFソケットのレバー開閉はかろうじてできることがわかったので本付けしてしまいました。かなりみっちり感です CPLDは仮設計ができているのでロジックを書き込んでこれも挿入、64MHzの水晶発振器も取り付けてクロック、リセット信号が各所に配分されていることも確認できました ところで自作CPUボードの電源供給コネクタはヒロセのDF1Bシリーズの4Pライトアングル2.5mmピッチ(DF1BZ-4P-2.5DS)で統一しているのですが手持ち在庫が無くなったのでそろそろ買い出しに行かねばなりません。前に間違ってよく似た形状の日圧XHシリーズの4Pライトアングル2.…
i486DXボードの方も部品実装開始しました。 今一番の懸案はZIFソケットのレバーとPLCCソケットの干渉で、PLCCソケットまで付けてみてどうしてもダメならCPUはZIFでない普通のPGAソケットにするしかありませんがPLCCソケットを付けるにはまず最初に表面実装品を済ませておかなければなりません。 表面で要注意はSRAMのHM621664でSOJパッケージはパッドとの接地面にハンダが流れ込んだかの目視ができません。それでハンダ不良になり易い感があります。半田ブリッジさせるくらいハンダをもって吸取り線で、とやるとリードピン間にハンダが吸い上がってエラいことになるので1本づつ地道に付けてます…
486DX基板にも着手しました まず実装面積でも最も大きい486用のZIFソケットが入るかですが基板上で仮置きしてもどうもしっくりする位置がこないのです。なんか変と裏返してみたらこのソケットは17×17グリッドなんですが各辺4列+インデックスピンで合計210ピンのものでした。168ピンのPGAパタンに入るはずありません 不要な最内周の40ピンとインデックスピンをニッパで根元から切って168ピンにしました。たしかに以前の自作エッチング基板でもそんな加工してました これで収まるはずなんですが168ピン全てが精度よく孔と合致していなければ挿入できないわけで、保管中にちょっと曲がってしまったようなピン…
i486DXのボードはオートルータにかけた後、手作業で徹底的に引回しのブラッシュアップを続けてきましたがほぼ納得できたのでこれでFIXしました ガーバービュワーで見た完成予定図ですが、ここで大ポカ発見! 基板上辺にあるJP1(EXTRST)、これはオートルータ後にむりくり追加したものですが場所がダメダメ。ZIFソケットの下に隠れてしまいます これはRS232Cポートから外部リセットをかける機能のON/OFFなんで別にOPENのまま放置でも基板裏面でショートさせてもいいんですけど後で考えます というか既に土曜夕方にガーバーは出図してしまってて土日休み返上でプロダクトがほとんど終わってました。仕事…
i486DXはZIFソケットを使いますが今のレイアウトで乗っかるかどうか実物を使って検証してみました。ユニバーサル基板を使ってZIFソケット、44ピンPLCCソケット5個、タクトスイッチ、水晶を100milメッシュで並べて干渉を見ています その結果、ZIFソケット周囲とPLCCソケットはピン間で400milは開ける必要がある、ZIFソケットのレバーはその隙間に入るがその下には部品は配置できないことがわかりました。 ということでPLCCソケットの配置を微妙に修正、表側に実装されるチップ部品の配置を変更しました ROM位置が100mil下がったのでSOJパッケージのSRAMのスペースがかなり厳しく…
ターゲットCPUはi486DX2/DX4ODPRに定め、まず面倒なシンボル作成に取り掛かりました。ピン数は多いですが機能は整理されていてデータバス32本、アドレスバス32本、電源関係52本はひたすらコピペ。全く使用しないつもりのキャッシュ、バースト制御、JTAG関連を除いて残った制御信号は8086と大して変わりありません 周辺デバイスはいままでのプロジェクトで使った実績があり、シンボルがあるものを寄せ集めます。ROM/RAMには16ビット幅品をつかってそれぞれ2個使い、パラレル82C55、シリアルTL16C550、システムコントローラにCPLDのEPM7064を回路図に仮置きしました。 パッケ…
Pentiumプロセッサの64bitメモリシステムと電源供給を2層基板で実現するのはやはりいろいろ問題を起こしそうな気がしてきました。4層以上の多層基板の価格がこなれてくるまで保留にしておきます。 そこで早くもコンティンジェンシープランを発動しました。プロジェクトの方針選択はCPUそのものというより使用できるソケットがあることが優先されるというのも変ですが。 手元に168ピンPGA-ZIFソケットがあるのでこれに挿入できる手持ちCPUはこんな感じです Intel486DX2,DX4ODPRは既に自作ボードの実績がありモニタ、アセンブラ、コンパイラといった開発環境もそろっているのでコンパクトに作…
主要な部品を仮に基板上にレイアウトしてみました。基板サイズは安価にできる100×100mmはさすがに無理なので100×150mmでやってみます。 基板の左側半分弱を占める巨大な水色の四角はPentiumプロセッサ、本体だけでも約55×55mmありますが専用ZIFソケットがレバーなどの出っ張り含め約60×75mm、残りのスペースに周辺デバイスを詰め込みました メモリはバスサイジングができないのでデータバス64bit埋めるのに8bit幅メモリだと8個、ROM/RAM合わせて最低16個要ることになりますがいくら何でもそれは載らないので16bit幅メモリを使えはなんとか行けるだろうと。これなら4個4個…