FPGA 版 FM 音源 (25) -- EG シミュレーション (1)

約 3 年間放置していた「FPGA 版 FM 音源」を再開しました。
アタックとディケイのみを実装した EG を Verilog-HDL で書いて「ModelSim」でシミュレーションを行い、以前の記事の C プログラムでの実現と同様の結果を得ました。
アタック/ディケイ・タイムが長くてシミュレーションでは確認が困難な領域については、実際に FPGA 上に「ハード」をインプリメントして確認しました。
Altera の (無印) Cyclone をターゲットにして、 EG 部分は 105 ロジック・セルとなりました。
具体的には、CQ 出版社の DESIGN WAVE MAGAZINE 2003 年 10 月号付属の FRK1C3 基板 (EP1C3T100 使用) を使いました。
ModelSim の WAVE 画面のキャプチャを下に示します。 (クリックで拡大します)