テストベンチ

このタグの解説について

この解説文は、すでに終了したサービス「はてなキーワード」内で有志のユーザーが作成・編集した内容に基づいています。その正確性や網羅性をはてなが保証するものではありません。問題のある記述を発見した場合には、お問い合わせフォームよりご連絡ください。

みねっちょのマイコン関係ブログ•4年前

無償な Verilog シミュレータ Verilator のテストベンチを SystemC で作る

最終更新：2021-05-08 Verilator は Verilog HDL をサイクルベース方式で高速に動かす無償のシミュレータです。但、最上位モジュールは C++ または SystemC で記述する必用があります。本記事では、最上位のテストベンチを SystemC で記述する方法を、Verilog HDL の記述と1対1に比較して紹介します。尚、シミュレーションの実行には、Windows 10 上の WSL で動いて居る Ubuntu-20.04 の標準パッケージのみを使用します。目次：前提条件：概要： Ubuntu-20.04 への SystemC と ccache のインスト…

#Verilator#テストベンチ#SystemC#Verilog HDL#C++

ネットで話題

6ブックマーク【F1】ホンダ、テストベンチとトラック上での”相関関係”の差に苦しむ

jp.motorsport.com

関連ブログ

nao-milkの経験ブログ•4年前

FRAMにアクセス (Niosコーディング編)

Quartusを実行し、リソースとタイミングもOKだったので、次はNiosのプログラムコーディングとシミュレーションについてになります。 NiosはC言語で記述し、シミュレーションはFPGA トップからの行います。ここでは、シミュレーションを実行する前のNiosのプログラム作成とテストベンチ記述を記載しています。トップ構成は、以下をご参照ください。 nao-milk.hatenablog.com※Quartusを実行した時のリソース使用状況とタイミングに関しては、以下をご参照ください。 nao-milk.hatenablog.com シミュレーション内容目的経路メモリマップメモリPA…

#組み込みソフト#組み込みソフトウェア#quartus#nios#niosII#Verilog#テストベンチ#コーディング#ソフトウェアテスト

nao-milkの経験ブログ•4年前

FRAMにアクセス (シミュレーション編)

FRAM I/FブロックをトップとしたRTLシミュレーションになります。ここでは、テストベンチ記述を記載します。尚、言語はSystemVerilogとなります。FRAM I/Fブロックの仕様及びソースコードは以下を参照ください。 nao-milk.hatenablog.com nao-milk.hatenablog.com 対向モデルテストベンチヘッダファイルテストベンチトップシミュレーションシミュレーション波形マスタモードデバイスID読み出しマスタモード特殊セクタ読み出しマスタモードの全体対向モデル FRAM I/Fブロックの対向モデル(FRAMデバイス)は、シミュ…

#RTL#RTLシミュレーション#テストベンチ#Verilog

みねっちょのマイコン関係ブログ•4年前

WSL で無償の Verilog なサイクルベースシミュレータ Verilator を使う

最終更新: 2021-05-02 Verilator は、Verilog HDL をサイクルベース方式で論理シミュレーションする無償の設計ツールです。近年、RISC-V アーキテクチャ「Rocket」チップの設計で使用され注目を集めました。一般的なイベントドリブン方式と比べ非常に高速ですが、特有の制約事項もあります。本記事では、従来の Verilog HDL 使用者が出来るだけ違和感無く移行出来る様、Verilog と C++ 記述のテストベンチの具体例を WSL の Ubuntu-20.04 上で実行して解説し、結果をイベントドリブン方式の無償な論理シミュレータ Icarus Veri…

#Verilog#HDL#Verilator#テストベンチ#WSL#Ubuntu

nao-milkの経験ブログ•4年前