FPGA 版 FM 音源 (1)

以前から、ハードウェア版の FM 音源を FPGA/CPLD を使って実現したいと思っていました。
詳細な検討はまだですが、なんとか行けそうなめどがついたので着手することにしました。
一挙に完成まで持っていけるわけではないので、不定期な記事になると思います。
基本的な方針としては、OPL3 / MA-2 相当の機能を

• ハードウェア並列乗算器は使わない
• 大容量の ROM は使わない

で実現することを目標とします。
これは、FM 音源チップが発売された当時の状況では、ハードウェア並列乗算器を何個も使ってはいないだろうし、大容量の ROM を内蔵してはいないだろうということで、なるべく当時のハードウェアに近い形で実現したいということです。
その代わり、クロックスピードは速くできるので、処理が間に合わなくなれば、ハードを複雑化するのではなく、クロック周波数を上げて対処します。
現在、手持ちの FPGA/CPLD 基板を列挙すると下の表のようになります。