はじめに FPGA は各社しばし同期リセット推奨だったと記憶していますが、FF周にはいろいろ機能がついてます。 KV260 (Zynq UltraScale+ MPSoC) 用の合成結果の中身を覗いてみたのでメモです。 普通に書いてみる 私が普段よく書く書き方が下記のような感じです。 module test( input var logic reset , input var logic clk , input var logic cke , input var logic din , output var logic dout ); always_ff @(posedge clk) begi…