どうもです。 突然ですが皆さん、FPGAと周辺デバイスで通信するとき、クロックとデータの関係ってどうなってます？ AUDIYはI2CとかSPIのイメージで「クロックの1→0への変化に合わせてデータも変化する」というイメージがあるのですが、肝心のFPGAはそういった通信をクロックの「立ち上がり」でデータを読み取るので、FPGAから出力するときにどうすればいいか迷った時期がありました。 実際に過去に質問したことがあるのですが、 今FIR_x2のブログを書いててふと思ったんだけど少し疑問に思ったのでアンケート同一クロックの立ち上がりエッジで動作しているFPGAの順序回路で、出力先デバイスのセットアッ…
monoist.itmedia.co.jp