Hatena Blog Tags
はてなブログ トップ
FPGA
このタグでブログを書く
言葉の解説
ネットで話題
関連ブログ

FPGA

(コンピュータ)
【えふぴーじーえー】

英文表記：Field Programmable Gate Alley
現場でプログラム可能なロジックIC。ここでの現場とは最終製品が動作している場所を含む。工場や実験室以外でもプログラム可能なので、製品の柔軟性が大きい。よく似たものにCPLD（Complex Programmable Logic Device）がある。
主に「Xilinx」と「Altera」が設計と販売を行っている。
LatticeとMicrosemi(旧Actel)もある

このタグの解説についてこの解説文は、すでに終了したサービス「はてなキーワード」内で有志のユーザーが作成・編集した内容に基づいています。その正確性や網羅性をはてなが保証するものではありません。問題のある記述を発見した場合には、お問い合わせフォームよりご連絡ください。
shtaxxx日記•16日前

KV260上のUbuntu Server 24.04で固定IPアドレスを設定する際はnetplanでNetwork Managerを指定する

準備: Ubuntu Server 24.04のイメージをSDカードに書き込む Ubuntuの公式サイトにあるKV260/KR260用のUbuntu 24.04のイメージをダウンロードして、ddコマンドなどでSDカードのイメージを書き込むと、Ubuntu Serverのインストールは完了。 ubuntu.com qiita.com netplanで固定IPアドレスを設定する 研究室等で実験機材として利用する場合、固定IPアドレスを割り当てたくなる。 普通のUbuntu Serverの場合、networkdによりIPアドレス等が設定されるが、なぜかKV260/KR260向けのUbuntu Ser…

#FPGA#kv260#Ubutu

関連ブログ

電子回路わからん日記•4ヶ月前

タイミング制約でどこまで遅延調整が働くのか試してみた

どうもです。 突然ですが皆さん、FPGAと周辺デバイスで通信するとき、クロックとデータの関係ってどうなってます？ AUDIYはI2CとかSPIのイメージで「クロックの1→0への変化に合わせてデータも変化する」というイメージがあるのですが、肝心のFPGAはそういった通信をクロックの「立ち上がり」でデータを読み取るので、FPGAから出力するときにどうすればいいか迷った時期がありました。 実際に過去に質問したことがあるのですが、 今FIR_x2のブログを書いててふと思ったんだけど少し疑問に思ったのでアンケート同一クロックの立ち上がりエッジで動作しているFPGAの順序回路で、出力先デバイスのセットアッ…

#FPGA#タイミング制約#Altera (intel)#Efinix
電子回路わからん日記•5ヶ月前

KRIA KR260でDDS + FIRをやってみた

どうもです。 最近はGitHubを積極的に稼働させています。 github.com 久々にFIR_x2にも手を入れて、 Altera （旧Intel） Efinix Gowin AMD（旧Xilinx） の4環境で試せるようにしました。 audio-diy.hatenablog.com 三日坊主にならぬよう頑張ります。 コードレビュー、プルリク、フォーク、favorite、アカウントフォロー大歓迎でございます。 「KR260でデジタル信号処理」 本題に入りたいと思います。 読者の多くはご存知かと思いますが、AUDIYはFPGAにデジタルオーディオ信号処理を実装するのが趣味です。 そんなAUDI…

#AMD#KRIA#KR260#Vivado#Vitis#FPGA
電子回路わからん日記•6ヶ月前

ひっちゃかめっちゃかしすぎなKRIAの情報サイトまとめ

どうもです。 空気を読まずにアドカレ最終日を確保する（らしい）AUDIYです。 遠慮の塊になりがちな25日を最初に取るとはなかなかのツワモノww — windy (@windy_pon) November 15, 2024 ということで、ゆるーくまとめていきたいと思います。 「KRIA、何からどう始めれば良いの？」 KRIA（正確にはその開発キット）を購入されたかたは少なからずこう思ってる人がいると思います。 私もそうでした。 audio-diy.hatenablog.com その後、少しずつ慣れてきましたので遊ぶ中で多用してきたサイト一覧をまとめておきたいと思います。 自分も今後使ううえで探…

#FPGA#AMD#KRIA#KR260
電子回路わからん日記•6ヶ月前

Questa - Intel FPGA Starter Editionでのシミュレーションバッチ実行

どうもです。毎年恒例のこの時期がやってきました qiita.com 意外と情報が出てこないな・・・・ということで少し書いてみることにしました。 ModelSim/QuestaのGUI実行って面倒くさい さて、皆様がFPGAのRTLシミュレーションをするときに何を使用されているでしょうか？ Verilator Icarus Verilog GHDL などいろいろありますが、これらの大変なところは「VerilogとVHDLを組み合わせたシミュレーションができない」点です（そもそも需要あるのか？という話はさておき・・・）。 混合シミュレーションを実行可能で、無料で入手可能なシミュレータは以下3つにな…

#FPGA#シミュレーション#Questa#SystemVerilog#Verilog#VHDL
Ryuz's tech blog•1年前

KV260(Zynq UltraScale+ MPSoC)のバス帯域を調べてみる

はじめに 過去に PS-PL間の通信帯域やレイテンシを実測して実験していましたが、少しドキュメントから読み取れる仕様についても整理しておきたいと思います。 独自の調査であり、正しく読み取れていない可能性はあるので、誤りはあるかもしれないことを予め申し上げておきます。 先に結論 Read/Write 同時に行えるデバイスは双方向合わせて x2 としてして、DDR4-SDRAMのように Read と Write が交互にしかできないものと区別しています。 マスター側 width R/W MHz ports MB/s APU 128 2 533 1 17,056 RPU 64 2 500 2 16,…

#FPGA#ZynqMP
まよらー's　電子工作日記•1年前

Intel FPGA / NiosⅡSBT / Buildについて

Build All Build project の違いが分からない。 Build Allは、実行したら下記のようなメッセージがでた。 Build Allメッセージキャプチャ1 なぜかbspフォルダの方しかBuildされていないようだ。。。 Build Projectは全体のBuildを実行しているっぽい。 includeファイルをコメントアウトしてBuild Projectしたら、エラーとワーニングが出てきた。ちなみにBuild Allではエラーとワーニングは出なかった。

#FPGA
まよらー's　電子工作日記•1年前

Intel FPGA / NiosⅡSBT / UART core を使ってみた

UARTモジュールを使ってみる。 とりあえず、Lチカのコードに継ぎ足してみた。 仕様はこんな感じ↓。 LED点灯時にASCIIの”A（0x41）”を送信し、LED消灯時にASCIIの”B（0x42）”を送信する。 TXDとRXDはFPGA内でループバックするようにトップモジュールでつないだので、送信した上記のデータはそのまま受信することになる。 受信した結果をJTAG_UARTでコンソールに表示する。 ソースコードは以下。 #include <stdio.h> //#include <stdint.h> #include "system.h" #include "altera_avalon_p…

#FPGA#UART