EETimes Japan様から頂いておりますコラム「デバイス通信」を更新しました。新シリーズ「 imecが語る3nm以降のCMOS技術」の第9回となります。eetimes.itmedia.co.jp今回はpチャンネルとnチャンネルのトランジスタ対(ペア)を製造する工程(ステップ)を説明しています。 トランジスタ構造はかなり複雑で、ステップ数はかなりの量に上ることが伺えます。 imecはナノシート構造のプロセスにちょっとだけ追加して変更したものというニュアンスで説明しておりますが、ナノシート構造のプロセスそのものがかなり複雑です。筆者はフィンFET(FinFET)まではトランジスタの断面図を見…