前回はこちら:msyksphinz.hatenablog.com UVMのさらなるテストベンチを試行するために、以下のウェブサイトのサンプルを試してみることにした。 www.chipverify.com 今回は以下のスイッチ。アドレスに対してどちらかの出力に入力を転送する。この時に1サイクルのDelayが入る。 switch.sv module switch #( parameter ADDR_WIDTH = 8, parameter DATA_WIDTH = 16, parameter ADDR_DIV = 8'h3f ) ( input logic clk, input logic rst…