Xilinx FPGA 用のプロセッサ IP コア(ソフトウェアコア) Xilinx EDK によって他の IP コアと共に提供される。
ARMはハードマクロとして物理的に組み込まれているので別ですが、 NIOSやMicroblazeなどのソフトマクロCPUは便利です。 私が論理回路からのエンジニアだったので、ソフト処理は極力少なくしようと設計していました。 そんな中、便利だなぁ～と思ったのが、 CPUが何個も配置できる メモリサイズが変更できる 内部メモリにそのままプログラムが保存できる でした。 CPUが何個も配置できる FPGAのリソースもありますが、これは便利でした。 特に、レジスタのリード/ライトや低周期アクセスの通信系はCPU1に任せ、 Etherなど処理を速くするものは、CPU2で専門にさせるなどしていました。 メ…
FPGA内にCPUを配置した場合、CPUからLogic内のレジスタにアクセスする時のC言語記述についてです。 CPUからレジスタにリード/ライトする場合、C言語の予約語「volatile」が重要になります。 volatileは、C言語ソースをコンパイルする時の「最適化を抑止」します。 と、よく書かれていますが、最初はピンとこなかったです。 コンパイラの最適化とは、論理合成みたいなイメージだと思っています。 冗長なものは削除したり、処理の順番を変更したりします。 ※極力プログラム量(.text領域)を小さくしようとします。 なので、論理回路エンジニア(HDL記述者)がC言語を使って組み込みソフト…
bitcraft.web.fc2.com