Verilog

このタグでブログを書く

言葉の解説

ネットで話題

Verilog

(コンピュータ)

【べりろぐ】

VHDLと並んで主流である、ハードウェア記述言語(HDL)。
特定用途向け集積回路(ASIC)の設計に用いられる。

このタグの解説について

この解説文は、すでに終了したサービス「はてなキーワード」内で有志のユーザーが作成・編集した内容に基づいています。その正確性や網羅性をはてなが保証するものではありません。問題のある記述を発見した場合には、お問い合わせフォームよりご連絡ください。

shigeの備忘録•3ヶ月前

Verilog-HDL　SystemVerilogの作法勉強

ステッピングモーターを制御するsvコードを例にhdlの作法を勉強 Interface誌2022年12月号別冊付録「2500円ボードで始めるFPGA開発」の応用編その2のコードを例にverilogのお作法を勉強。備忘録。 default nettypeでエラー防止 `default_nettype none default_nettype none: コード内で明示的にデータ型（wire や logic など）が宣言されていないネット（信号線）が存在する場合に、エラーを発生させるようにするディレクティブ。これにより、意図しない暗黙的なネットの生成を防ぎ、設計の意図を明確にすることができる。…

#Verilog#TangNano

ネットで話題

45ブックマーク Verilog HDLのデザイン解析・コード生成のためのPythonベースのオープンソースツールキットPyverilogをリリースしました - shtaxxx日記

shtaxxx.hatenablog.com

40ブックマーク新居良祐サポートページ - Verilog-HDL入門 Verilog-HDL 入門私は，LSI に関する研究をしているため，回路をテキストで記述する（ネットリストを書く）ことがあります。これが，結構面倒くさい！！ある時ふと「Verilog」で回路を設計してみようと思い，記述してみると Verilog で記述する方が“ん10倍”楽でした（← 専門の人からすると，当然だと思いますが…）。 ...

cas.eedept.kobe-u.ac.jp

34ブックマーク【機械学習】スタッキングのキホンを勉強したのでそのメモ - verilog書く人

segafreder.hatenablog.com

29ブックマーク TopPage - Verilog HDL & FPGA FPGAボード（Spartan-3Eスタータキット，またはSpartan-3Aスタータキット）で動作するCPUをVerilog HDLで設計します．さらに，そのCPUをターゲットとするアセンブラとコンパイラも設計します．ソースコードはかなり簡潔に書かれており，コード量がかなり少ない（約250行程度）にもかかわらず，必要最低限の機能をもっ...

www.cs.hiroshima-u.ac.jp

28ブックマーク numpyやchainerでのベクトル、行列、テンソルの積関連演算まとめ - verilog書く人

segafreder.hatenablog.com

23ブックマーク Verilog Simulator & FPGA &CPUのページ Veritakは、高速Verilog HDLシミュレータです。WindowsXP/Windows2000/Vista（32ビット/64ビット）/Windows7(32ビット/64ビット）の環境下で動作します。 LSI エンジニアによるプロフェッショナルLSIエンジニア為の設計ツールですが、FPGAの開発ツールとしてもご利用いただけます。フリーのWEB　Editionでもゲート規模...

japanese.sugawara-systems.com

21ブックマークソフトウェアの人がVerilogでジュリア集合を表示するまでに難儀したこと - Qiita

qiita.com

21ブックマーク物体検出用の画像アノテーション正解データ生成に便利なツール - verilog書く人

segafreder.hatenablog.com

21ブックマーク chainerにコミットして学んだこと、学ばなきゃいけないと感じたこと - verilog書く人

segafreder.hatenablog.com

関連ブログ

電子回路わからん日記•6ヶ月前

Questa - Intel FPGA Starter Editionでのシミュレーションバッチ実行

どうもです。毎年恒例のこの時期がやってきました qiita.com 意外と情報が出てこないな・・・・ということで少し書いてみることにしました。 ModelSim/QuestaのGUI実行って面倒くさいさて、皆様がFPGAのRTLシミュレーションをするときに何を使用されているでしょうか？ Verilator Icarus Verilog GHDL などいろいろありますが、これらの大変なところは「VerilogとVHDLを組み合わせたシミュレーションができない」点です（そもそも需要あるのか？という話はさておき・・・）。混合シミュレーションを実行可能で、無料で入手可能なシミュレータは以下3つにな…

#FPGA#シミュレーション#Questa#SystemVerilog#Verilog#VHDL

電子回路わからん日記•1年前

Verilator、（Linterとして）はじめました。

どもです。これから暖かくなるので、 Verilator（冷やし中華）、はじめました。w なんかVerilateするオプションをコネコネ試行錯誤してたら出力されました・・・・しまった出力されなかったときのコマンド履歴残してないです・・・ pic.twitter.com/GGDCODdsoa — AUDIY (@AUDIY14) February 18, 2024 Verilatorとは Veripoolが開発するオープンソースのVerilog/SystemVerilogシミュレータです。 www.veripool.org テストベンチやモジュールをマルチスレッド（！）のC++コードに変換（公式…

#FPGA#Verilog#SystemVerilog#Verilator

/var/log/shmknrk.log•2年前

Verilator で波形ファイルを出力する

Verilator は最速の Verilog シミュレータかつ lint ツール。オープンソースのツールであり、機能が優れているため、様々なプロジェクトで利用されている (Welcome to Verilator - Veripool)。 Verilator の大きな特徴として、Verilog を C++ にコンパイルしてからシミュレーションすることが挙げられる。また、設計した回路のテストベンチを C++ で記述できるため、Verilog だけでは困難なシミュレーションを行えるという特徴もある。 Verilator で波形ファイルを出力する方法には以下の2通りの方法がある。 Verilog フ…

#Verilator#Verilog#Verilog HDL#C++#VCD

トーマスブログ•2年前

【verilog】内部信号をモニタする２

便利なモニタ用のモジュールを作成中。今回はシンプルな2つのデータを常時監視するモニタを作成しました。このモニタは、bindでdutの内部にインスタンス化することを想定しています。内部信号をモニタに接続して、CSVファイルに格納します。 CSVファイルに格納する意図は、波形を目視して確認しないため。リファレンスモデル側でも同じようにファイル出力ができれば、diffで差分比較ができます。 // monitor.v module monitor#( parameter p_width_data1 =4, parameter p_width_data2 =8, parameter p_dly_cy…

#Verilog HDL#検証#debug#デバッグ#system verilog

Everyday is Sunday !•2年前

VSCode でやる Efinix FPGA 開発環境構築〜Ubuntu シミュレーション編

他の記事はこちらから aki-fpga.com aki-fpga.com 前回の続きから、シミュレーション環境構築になります。

#FPGA#RTL#Verilog#Efinix#Efinity

manahiyoの気まぐれ•2年前

ChatGPT4でVHDLとVerilogの変換をしてみた

はじめに FPGAの設計に使うハードウェア記述言語としてVHDLとverilogがありますが、私は昔からVHDLで設計していたので、verilogをVHDLに変換したいということがときどきあります。また逆の人も多いのではないでしょうか。巷にはフリーの変換ツールもあり、試したこともありますが、ないよりましという程度でいろいろ修正が必要でした。そこで、ChatGPTにやってもらったらどうかというところで試してみました。ちなみに、はじめGPT-3.5を使いましたが、正直いまいちでした。GPT-4のほうが、変換精度が高く、こちらのほうが実用的です。コストの問題はありますが、下手な労力かけるよりはG…

#VHDL#FPGA#変換#ChatGPT

電子回路わからん日記•3年前

積分器、微分器から学ぶ論理設計

ども。AUDIYです。（雑）先日、FPGAでの信号処理実装で必要になったので積分器と微分器をVerilogでコーディングしたのですが、これが色々とハマって奥が深かったので共有しておこうと思います。足し続ければイイんでしょ？引き続ければイイんでしょ？本題に入る前に、まずはコンピュータを用いた積分・微分（数値積分、数値微分）と解析学における積分・微分の違いを明確にしておく必要があります。 www-np.acs.i.kyoto-u.ac.jp 基本的には関数のx軸を一定区間ごとに区切り、区間ごとに出した長方形や台形の面積を足し合わせることで実現しています。コンピュータで面積を出す場合など精度…

#論理回路#FPGA#Verilog

Chidori Adachi, dashing on each thing•3年前

Visual Studio Code で Verilog HDL を書いて Icarus Verilog でシミュレーションする

環境は Windows11です。やることまとめ Visual Studio Code （エディタ）をインストールする Visual Studio Code の拡張機能 Verilog-HDL/SystemVerilog/Bluespec SystemVerilog をインストールする Icarus Verilog （シミュレータ）と GTKWave（タイミングチャート描画ツール）をインストールするハローワールド的なテストをする参考【Icarus】Verilog開発環境構築【Visual Studio code】｜瓦家（Kawara-ya）｜note ↑が詳細です。この記事はクイックノー…

#Verilog HDL#Verilog#FPGA

Make/Day•3年前

48日目 ~実装！！CPU！！~

追記2:8/7にソースコードのミスを修正いたしました。追記:7/31にソースコードのミスを修正いたしました。こんにちは！今日はデジタル回路の話題で更新します！今回は！ついに！CPUの実装を行っていきます！このコンピュータ自作プロジェクトの中でも非常に大きな制御回路になります。そう、いわば、"頂き"みたいな(｀-ω-´)ｷﾘｯ✧ かなり大きな回路ブロックなだけあり、いつものように回路図を作るのがかなり面倒です。ｵｲｯ!!( ´Д｀)っ))Дﾟ)・∵. なので、参考になりそうな画像を引用させて頂きました。 CPUの実装参考元:architecture - What should happen…

#Verilog#Nand2tetris#デジタル回路#自作CPU#自作PC

関連ブログ

Verilog-HDL SystemVerilogの作法勉強

ネットで話題

関連ブログ

Questa - Intel FPGA Starter Editionでのシミュレーションバッチ実行

Verilator、（Linterとして）はじめました。

Verilator で波形ファイルを出力する

【verilog】内部信号をモニタする２

VSCode でやる Efinix FPGA 開発環境構築 〜Ubuntu シミュレーション編

ChatGPT4でVHDLとVerilogの変換をしてみた

積分器、微分器から学ぶ論理設計

Visual Studio Code で Verilog HDL を書いて Icarus Verilog でシミュレーションする

48日目 ~実装！！CPU！！~

Verilog-HDL　SystemVerilogの作法勉強

VSCode でやる Efinix FPGA 開発環境構築〜Ubuntu シミュレーション編